An Integrated-Approach for Designing and Testing Specific Processors (2013)
- Authors:
- Autor USP: KOFUJI, SERGIO TAKEO - EP
- Unidade: EP
- DOI: 10.5121/vlsic.2013.4501
- Assunto: CONTROLADORES DIGITAIS
- Language: Inglês
- Source:
- Título do periódico: International Journal of VLSI Design & Communication Systems
- Volume/Número/Paginação/Ano: v. 4, n. 5, p. 1-17, 2013
- Este periódico é de assinatura
- Este artigo é de acesso aberto
- URL de acesso aberto
- Cor do Acesso Aberto: bronze
-
ABNT
PENTEADO, Cesar Giacomini e KOFUJI, Sergio Takeo e MORENO, Edward David. An Integrated-Approach for Designing and Testing Specific Processors. International Journal of VLSI Design & Communication Systems, v. 4, n. 5, p. 1-17, 2013Tradução . . Disponível em: https://doi.org/10.5121/vlsic.2013.4501. Acesso em: 29 maio 2024. -
APA
Penteado, C. G., Kofuji, S. T., & Moreno, E. D. (2013). An Integrated-Approach for Designing and Testing Specific Processors. International Journal of VLSI Design & Communication Systems, 4( 5), 1-17. doi:10.5121/vlsic.2013.4501 -
NLM
Penteado CG, Kofuji ST, Moreno ED. An Integrated-Approach for Designing and Testing Specific Processors [Internet]. International Journal of VLSI Design & Communication Systems. 2013 ; 4( 5): 1-17.[citado 2024 maio 29 ] Available from: https://doi.org/10.5121/vlsic.2013.4501 -
Vancouver
Penteado CG, Kofuji ST, Moreno ED. An Integrated-Approach for Designing and Testing Specific Processors [Internet]. International Journal of VLSI Design & Communication Systems. 2013 ; 4( 5): 1-17.[citado 2024 maio 29 ] Available from: https://doi.org/10.5121/vlsic.2013.4501 - Sistema LSI-INI: projeto SPADE II
- Desempenho de caches remotos em aplicações científicos com e sem otimizações
- The integrated hypersystems project
- Projeto de um sistema de interconexao de alta velocidade para estacoes de trabalho
- Poli desenvolve tecnologia de ponta para otimizar sistemas de telefonia. [Depoimento]
- Barramento especial para sincronizacao de barreira em maquinas de memoria compartilhada
- Analise de desempenho especial para sincronizacao de barreira em maquinas paralelas de memoria compartilhada
- Impacto das variacoes dos parametros arquiteturais num multiprocessador com dois niveis de hierarquia bus / cache
- Avaliacao inicial de tecnicas basicas de pre-busca num sistema multiprocessador baseado em hierarquia de cache / bus
- Delineamento de uma família de osciloscópios digitais
Informações sobre o DOI: 10.5121/vlsic.2013.4501 (Fonte: oaDOI API)
How to cite
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
