Menu

Filtros : "Nicoletti, Talitha" Limpar

Filtros

Refine with date range

  • 1

1 - 11 (11 records)

  • Artigo de periodico

    Advantages of different source/drain engineering on scaled UTBOX FDSOI nMOSFETs at high temperature operation (2014)

    Nicoletti, Talitha; Santos, Sara Dereste dos; Martino, João Antonio ; Aoulaiche, Marc; Veloso, Anabela; Claeys, Cor ; Simoen, Eddy ; Jurczak, Malgorzata

    Source: Solid-State Electronics. Unidade: EP

    Subjects: TEMPERATURA, MICROELETRÔNICA

    Acesso à fonteDOIHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      NICOLETTI, Talitha et al. Advantages of different source/drain engineering on scaled UTBOX FDSOI nMOSFETs at high temperature operation. Solid-State Electronics, v. 91, p. 53-58, 2014Tradução . . Disponível em: https://doi.org/10.1016/j.sse.2013.09.012. Acesso em: 31 maio 2024.

    • APA

      Nicoletti, T., Santos, S. D. dos, Martino, J. A., Aoulaiche, M., Veloso, A., Claeys, C., et al. (2014). Advantages of different source/drain engineering on scaled UTBOX FDSOI nMOSFETs at high temperature operation. Solid-State Electronics, 91, 53-58. doi:10.1016/j.sse.2013.09.012

    • NLM

      Nicoletti T, Santos SD dos, Martino JA, Aoulaiche M, Veloso A, Claeys C, Simoen E, Jurczak M. Advantages of different source/drain engineering on scaled UTBOX FDSOI nMOSFETs at high temperature operation [Internet]. Solid-State Electronics. 2014 ; 91 53-58.[citado 2024 maio 31 ] Available from: https://doi.org/10.1016/j.sse.2013.09.012

    • Vancouver

      Nicoletti T, Santos SD dos, Martino JA, Aoulaiche M, Veloso A, Claeys C, Simoen E, Jurczak M. Advantages of different source/drain engineering on scaled UTBOX FDSOI nMOSFETs at high temperature operation [Internet]. Solid-State Electronics. 2014 ; 91 53-58.[citado 2024 maio 31 ] Available from: https://doi.org/10.1016/j.sse.2013.09.012

  • Artigo de periodico

    Improved retention times in UTBOX nMOSFETs for 1T-DRAM applications (2014)

    Sasaki, Karen Lucia Mayumi; Nicoletti, Talitha; Almeida, L M; Santos, Sara Dereste dos; Nissimoff, Albert; Aoulaiche, Marc; Martino, João Antonio

    Source: Solid-State Electronics. Unidade: EP

    Assunto: TRANSISTORES

    Acesso à fonteDOIHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      SASAKI, Karen Lucia Mayumi et al. Improved retention times in UTBOX nMOSFETs for 1T-DRAM applications. Solid-State Electronics, v. 97, p. 30-37, 2014Tradução . . Disponível em: https://doi.org/10.1016/j.sse.2014.04.031. Acesso em: 31 maio 2024.

    • APA

      Sasaki, K. L. M., Nicoletti, T., Almeida, L. M., Santos, S. D. dos, Nissimoff, A., Aoulaiche, M., & Martino, J. A. (2014). Improved retention times in UTBOX nMOSFETs for 1T-DRAM applications. Solid-State Electronics, 97, 30-37. doi:10.1016/j.sse.2014.04.031

    • NLM

      Sasaki KLM, Nicoletti T, Almeida LM, Santos SD dos, Nissimoff A, Aoulaiche M, Martino JA. Improved retention times in UTBOX nMOSFETs for 1T-DRAM applications [Internet]. Solid-State Electronics. 2014 ;97 30-37.[citado 2024 maio 31 ] Available from: https://doi.org/10.1016/j.sse.2014.04.031

    • Vancouver

      Sasaki KLM, Nicoletti T, Almeida LM, Santos SD dos, Nissimoff A, Aoulaiche M, Martino JA. Improved retention times in UTBOX nMOSFETs for 1T-DRAM applications [Internet]. Solid-State Electronics. 2014 ;97 30-37.[citado 2024 maio 31 ] Available from: https://doi.org/10.1016/j.sse.2014.04.031

  • Tese (Doutorado)

    Estudo de transistores UTBOX SOI não auto-alinhados como célula de memória (2013)

    Nicoletti, Talitha; Martino, João Antonio (Orientador)

    Unidade: EP

    Subjects: TRANSISTORES, MEMÓRIA RAM, MICROELETRÔNICA

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      NICOLETTI, Talitha. Estudo de transistores UTBOX SOI não auto-alinhados como célula de memória. 2013. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2013. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-10072014-012728/. Acesso em: 31 maio 2024.

    • APA

      Nicoletti, T. (2013). Estudo de transistores UTBOX SOI não auto-alinhados como célula de memória (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-10072014-012728/

    • NLM

      Nicoletti T. Estudo de transistores UTBOX SOI não auto-alinhados como célula de memória [Internet]. 2013 ;[citado 2024 maio 31 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-10072014-012728/

    • Vancouver

      Nicoletti T. Estudo de transistores UTBOX SOI não auto-alinhados como célula de memória [Internet]. 2013 ;[citado 2024 maio 31 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-10072014-012728/

  • Artigo de periodico

    On the Variability of the Front-/Back-Channel LF Noise in UTBOX SOI nMOSFETs (2013)

    Santos, Sara Dereste dos; Nicoletti, Talitha; Martino, João Antonio ; Aoulaiche, Marc; Veloso, Anabela; Jurczak, Malgorzata; Simoen, Eddy ; Claeys, Cor

    Source: IEEE Transactions on Electron Devices. Unidade: EP

    Subjects: SILÍCIO, FILMES FINOS, AVALIAÇÃO DE DESEMPENHO, TRANSISTORES

    Acesso à fonteDOIHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      SANTOS, Sara Dereste dos et al. On the Variability of the Front-/Back-Channel LF Noise in UTBOX SOI nMOSFETs. IEEE Transactions on Electron Devices, v. 60, n. 1, p. 444-450, 2013Tradução . . Disponível em: https://doi.org/10.1109/ted.2012.2227749. Acesso em: 31 maio 2024.

    • APA

      Santos, S. D. dos, Nicoletti, T., Martino, J. A., Aoulaiche, M., Veloso, A., Jurczak, M., et al. (2013). On the Variability of the Front-/Back-Channel LF Noise in UTBOX SOI nMOSFETs. IEEE Transactions on Electron Devices, 60( 1), 444-450. doi:10.1109/ted.2012.2227749

    • NLM

      Santos SD dos, Nicoletti T, Martino JA, Aoulaiche M, Veloso A, Jurczak M, Simoen E, Claeys C. On the Variability of the Front-/Back-Channel LF Noise in UTBOX SOI nMOSFETs [Internet]. IEEE Transactions on Electron Devices. 2013 ; 60( 1): 444-450.[citado 2024 maio 31 ] Available from: https://doi.org/10.1109/ted.2012.2227749

    • Vancouver

      Santos SD dos, Nicoletti T, Martino JA, Aoulaiche M, Veloso A, Jurczak M, Simoen E, Claeys C. On the Variability of the Front-/Back-Channel LF Noise in UTBOX SOI nMOSFETs [Internet]. IEEE Transactions on Electron Devices. 2013 ; 60( 1): 444-450.[citado 2024 maio 31 ] Available from: https://doi.org/10.1109/ted.2012.2227749

  • Trabalho de evento

    Experimental and Simulation of 1T-DRAM Trend with the Gate Length on UTBOX Devices (2013)

    Martino, João Antonio ; Nicoletti, Talitha; Sasaki, Katia Regina Akemi; Aoulaiche, Marc; Simoen, Eddy ; Claeys, Cor

    Source: EUROSOI 2013. Conference titles: European Workshop on Silicon on Insulator Technology, Devices and Circuits. Unidade: EP

    Assunto: MICROELETRÔNICA (CONGRESSOS)

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      MARTINO, João Antonio et al. Experimental and Simulation of 1T-DRAM Trend with the Gate Length on UTBOX Devices. 2013, Anais.. Paris: Institut Superieur d'Électronique, 2013. . Acesso em: 31 maio 2024.

    • APA

      Martino, J. A., Nicoletti, T., Sasaki, K. R. A., Aoulaiche, M., Simoen, E., & Claeys, C. (2013). Experimental and Simulation of 1T-DRAM Trend with the Gate Length on UTBOX Devices. In EUROSOI 2013. Paris: Institut Superieur d'Électronique.

    • NLM

      Martino JA, Nicoletti T, Sasaki KRA, Aoulaiche M, Simoen E, Claeys C. Experimental and Simulation of 1T-DRAM Trend with the Gate Length on UTBOX Devices. EUROSOI 2013. 2013 ;[citado 2024 maio 31 ]

    • Vancouver

      Martino JA, Nicoletti T, Sasaki KRA, Aoulaiche M, Simoen E, Claeys C. Experimental and Simulation of 1T-DRAM Trend with the Gate Length on UTBOX Devices. EUROSOI 2013. 2013 ;[citado 2024 maio 31 ]

  • Trabalho de evento

    The impact of gate length scaling on UTBOX FDSOI devices: the digital/analog performance of extension-less structures (2012)

    Nicoletti, Talitha; Martino, João Antonio ; Santos, S; Almeida, L; Aoulaiche, Marc; Veloso, A; Jurczak, Michael J; Simoen, Eddy ; Claeys, Cor

    Source: Proceedings of the conference. Conference titles: International Conference on Ultimate Integration on Silicon. Unidade: EP

    Assunto: CIRCUITOS INTEGRADOS

    Acesso à fonteDOIHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      NICOLETTI, Talitha et al. The impact of gate length scaling on UTBOX FDSOI devices: the digital/analog performance of extension-less structures. 2012, Anais.. Piscataway: IEEE, 2012. Disponível em: https://doi.org/10.1109/ULIS.2012.6193372. Acesso em: 31 maio 2024.

    • APA

      Nicoletti, T., Martino, J. A., Santos, S., Almeida, L., Aoulaiche, M., Veloso, A., et al. (2012). The impact of gate length scaling on UTBOX FDSOI devices: the digital/analog performance of extension-less structures. In Proceedings of the conference. Piscataway: IEEE. doi:10.1109/ULIS.2012.6193372

    • NLM

      Nicoletti T, Martino JA, Santos S, Almeida L, Aoulaiche M, Veloso A, Jurczak MJ, Simoen E, Claeys C. The impact of gate length scaling on UTBOX FDSOI devices: the digital/analog performance of extension-less structures [Internet]. Proceedings of the conference. 2012 ;[citado 2024 maio 31 ] Available from: https://doi.org/10.1109/ULIS.2012.6193372

    • Vancouver

      Nicoletti T, Martino JA, Santos S, Almeida L, Aoulaiche M, Veloso A, Jurczak MJ, Simoen E, Claeys C. The impact of gate length scaling on UTBOX FDSOI devices: the digital/analog performance of extension-less structures [Internet]. Proceedings of the conference. 2012 ;[citado 2024 maio 31 ] Available from: https://doi.org/10.1109/ULIS.2012.6193372

  • Trabalho de evento

    Spacer length and tilt implantation influence on scaled UTBOX FD MOSFETS (2012)

    Santos, Sara Dereste dos ; Nicoletti, Talitha; Aoulaiche, Marc; Martino, João Antonio ; Veloso, A; Jurczak, Malgorzata; Simoen, Eddy ; Claeys, Cor

    Source: Microelectronics technology and devices, SBMicro. Conference titles: International Symposium on Microelectronics Technology and Devices. Unidade: EP

    Assunto: MICROELETRÔNICA

    PrivadoHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      SANTOS, Sara Dereste dos et al. Spacer length and tilt implantation influence on scaled UTBOX FD MOSFETS. 2012, Anais.. Pennington: Escola Politécnica, Universidade de São Paulo, 2012. Disponível em: https://repositorio.usp.br/directbitstream/22d2dffe-4364-4c9f-87ae-bbce2402e1e6/3144801.pdf. Acesso em: 31 maio 2024.

    • APA

      Santos, S. D. dos, Nicoletti, T., Aoulaiche, M., Martino, J. A., Veloso, A., Jurczak, M., et al. (2012). Spacer length and tilt implantation influence on scaled UTBOX FD MOSFETS. In Microelectronics technology and devices, SBMicro. Pennington: Escola Politécnica, Universidade de São Paulo. Recuperado de https://repositorio.usp.br/directbitstream/22d2dffe-4364-4c9f-87ae-bbce2402e1e6/3144801.pdf

    • NLM

      Santos SD dos, Nicoletti T, Aoulaiche M, Martino JA, Veloso A, Jurczak M, Simoen E, Claeys C. Spacer length and tilt implantation influence on scaled UTBOX FD MOSFETS [Internet]. Microelectronics technology and devices, SBMicro. 2012 ;[citado 2024 maio 31 ] Available from: https://repositorio.usp.br/directbitstream/22d2dffe-4364-4c9f-87ae-bbce2402e1e6/3144801.pdf

    • Vancouver

      Santos SD dos, Nicoletti T, Aoulaiche M, Martino JA, Veloso A, Jurczak M, Simoen E, Claeys C. Spacer length and tilt implantation influence on scaled UTBOX FD MOSFETS [Internet]. Microelectronics technology and devices, SBMicro. 2012 ;[citado 2024 maio 31 ] Available from: https://repositorio.usp.br/directbitstream/22d2dffe-4364-4c9f-87ae-bbce2402e1e6/3144801.pdf

  • Trabalho de evento

    Comparison between low and high read bias in FB-RAM on UTBOX FDSOI devices (2012)

    Almeida, Luciano Mendes; Martino, João Antonio ; Aoulaiche, Marc; Sasaki, Kátia Regina Akemi; Nicoletti, Talitha; Collaert, Nadine ; Simoen, Eddy ; Claeys, Cor ; Jurczak, Michael J

    Source: Proceedings of the conference. Conference titles: International Conference on Ultimate Integration on Silicon. Unidade: EP

    Assunto: CIRCUITOS INTEGRADOS

    Acesso à fonteDOIHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      ALMEIDA, Luciano Mendes et al. Comparison between low and high read bias in FB-RAM on UTBOX FDSOI devices. 2012, Anais.. Piscataway: IEEE, 2012. Disponível em: https://doi.org/10.1109/ULIS.2012.6193357. Acesso em: 31 maio 2024.

    • APA

      Almeida, L. M., Martino, J. A., Aoulaiche, M., Sasaki, K. R. A., Nicoletti, T., Collaert, N., et al. (2012). Comparison between low and high read bias in FB-RAM on UTBOX FDSOI devices. In Proceedings of the conference. Piscataway: IEEE. doi:10.1109/ULIS.2012.6193357

    • NLM

      Almeida LM, Martino JA, Aoulaiche M, Sasaki KRA, Nicoletti T, Collaert N, Simoen E, Claeys C, Jurczak MJ. Comparison between low and high read bias in FB-RAM on UTBOX FDSOI devices [Internet]. Proceedings of the conference. 2012 ;[citado 2024 maio 31 ] Available from: https://doi.org/10.1109/ULIS.2012.6193357

    • Vancouver

      Almeida LM, Martino JA, Aoulaiche M, Sasaki KRA, Nicoletti T, Collaert N, Simoen E, Claeys C, Jurczak MJ. Comparison between low and high read bias in FB-RAM on UTBOX FDSOI devices [Internet]. Proceedings of the conference. 2012 ;[citado 2024 maio 31 ] Available from: https://doi.org/10.1109/ULIS.2012.6193357

  • Trabalho de evento-anais periodico

    Study of the Main Digital and Analog Parameters of Underlapped MuGFETs (2012)

    Martino, João Antonio ; Santos, Sara Dereste dos; Nicoletti, Talitha; Aoulaiche, Marc; Simoen, Eddy ; Claeys, Cor

    Source: VIII Workshop of the Thematic Network on Silicon on Insulator Technology, Devices and Circuits. Conference titles: European Workshop on Silicon on Insulator Technology, Devices and Circuits. Unidade: EP

    Assunto: MICROELETRÔNICA (CONGRESSOS)

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      MARTINO, João Antonio et al. Study of the Main Digital and Analog Parameters of Underlapped MuGFETs. VIII Workshop of the Thematic Network on Silicon on Insulator Technology, Devices and Circuits. S.l: Institut d'Électronique. . Acesso em: 31 maio 2024. , 2012

    • APA

      Martino, J. A., Santos, S. D. dos, Nicoletti, T., Aoulaiche, M., Simoen, E., & Claeys, C. (2012). Study of the Main Digital and Analog Parameters of Underlapped MuGFETs. VIII Workshop of the Thematic Network on Silicon on Insulator Technology, Devices and Circuits. S.l: Institut d'Électronique.

    • NLM

      Martino JA, Santos SD dos, Nicoletti T, Aoulaiche M, Simoen E, Claeys C. Study of the Main Digital and Analog Parameters of Underlapped MuGFETs. VIII Workshop of the Thematic Network on Silicon on Insulator Technology, Devices and Circuits. 2012 ;[citado 2024 maio 31 ]

    • Vancouver

      Martino JA, Santos SD dos, Nicoletti T, Aoulaiche M, Simoen E, Claeys C. Study of the Main Digital and Analog Parameters of Underlapped MuGFETs. VIII Workshop of the Thematic Network on Silicon on Insulator Technology, Devices and Circuits. 2012 ;[citado 2024 maio 31 ]

  • Artigo de periodico

    DIBL behavior of triple gate FinFETs with SEG on biaxial strained devices (2010)

    Santos, Sara Dereste dos ; Nicoletti, Talitha; Martino, João Antonio ; Simoen, Eddy ; Claeys, Cor

    Source: Microelectronics Technology and Devices - SBMicro 2010. Unidade: EP

    Assunto: DISPOSITIVOS ELETRÔNICOS

    PrivadoAcesso à fonteDOIHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      SANTOS, Sara Dereste dos et al. DIBL behavior of triple gate FinFETs with SEG on biaxial strained devices. Microelectronics Technology and Devices - SBMicro 2010, v. 31, n. 1, p. 51-58, 2010Tradução . . Disponível em: https://doi.org/10.1149/1.3474141. Acesso em: 31 maio 2024.

    • APA

      Santos, S. D. dos, Nicoletti, T., Martino, J. A., Simoen, E., & Claeys, C. (2010). DIBL behavior of triple gate FinFETs with SEG on biaxial strained devices. Microelectronics Technology and Devices - SBMicro 2010, 31( 1), 51-58. doi:10.1149/1.3474141

    • NLM

      Santos SD dos, Nicoletti T, Martino JA, Simoen E, Claeys C. DIBL behavior of triple gate FinFETs with SEG on biaxial strained devices [Internet]. Microelectronics Technology and Devices - SBMicro 2010. 2010 ;31( 1): 51-58.[citado 2024 maio 31 ] Available from: https://doi.org/10.1149/1.3474141

    • Vancouver

      Santos SD dos, Nicoletti T, Martino JA, Simoen E, Claeys C. DIBL behavior of triple gate FinFETs with SEG on biaxial strained devices [Internet]. Microelectronics Technology and Devices - SBMicro 2010. 2010 ;31( 1): 51-58.[citado 2024 maio 31 ] Available from: https://doi.org/10.1149/1.3474141

  • Dissertação (Mestrado)

    Estudo da resistência série de fonte e dreno de transistores SOI FinFETs de porta tripla e com canal tensionado (2009)

    Nicoletti, Talitha; Martino, João Antonio (Orientador)

    Unidade: EP

    Subjects: TRANSISTORES, CIRCUITOS INTEGRADOS MOS, MICROELETRÔNICA

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      NICOLETTI, Talitha. Estudo da resistência série de fonte e dreno de transistores SOI FinFETs de porta tripla e com canal tensionado. 2009. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2009. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-22042010-152153/. Acesso em: 31 maio 2024.

    • APA

      Nicoletti, T. (2009). Estudo da resistência série de fonte e dreno de transistores SOI FinFETs de porta tripla e com canal tensionado (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-22042010-152153/

    • NLM

      Nicoletti T. Estudo da resistência série de fonte e dreno de transistores SOI FinFETs de porta tripla e com canal tensionado [Internet]. 2009 ;[citado 2024 maio 31 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-22042010-152153/

    • Vancouver

      Nicoletti T. Estudo da resistência série de fonte e dreno de transistores SOI FinFETs de porta tripla e com canal tensionado [Internet]. 2009 ;[citado 2024 maio 31 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-22042010-152153/
  • 1

1 - 11 (11 records)

Digital Library of Intellectual Production of Universidade de São Paulo     2012 - 2024